Tesis "Diseño y Validación de una Arquitectura Hardware de la Transformada Traslapada Modulada Compleja"
Alumno: Juan José Gómez Ricardez
Asesor: Dr. José Juan García Hernández
Sinodales: Dr. Miguel Morales Sandoval, Dr. Wilfrido Gómez Flores
Resumen:
En el procesamiento digital de señales por bloques, un problema común es el artefacto de bloque, el cual es una fuente de distorsión perceptible, por ejemplo, en imágenes y audio. Para solucionarlo se han propuesto transformadas traslapadas como la transformada traslapada modulada (MLT, por sus siglas en inglés), que es una transformada que permite la reconstrucción perfecta de la señal y elimina el artefacto de bloque. La MLT transforma coeficientes reales, por lo tanto, no lleva información explícita de fase. Para solventar esta desventaja, la transformada traslapada modulada compleja (MCLT, por sus siglas en inglés) se propuso como una alternativa para el análisis de magnitud y fase. La MCLT ha sido utilizada en el área de procesamiento de señales en los sistemas de codificación, tales como el marcado de agua en audio e identificación de audio, aunque también se puede aplicar en la cancelación de ruido y la cancelación del eco acústico. Por otra parte, el desempeño en tiempo real en aplicaciones actuales, tales como la distribución de contenidos digitales, provocan la necesidad de requerir implementaciones de algoritmos de procesamiento digital de señales que cubran las restricciones de tiempo. Existen estrategias de aceleración de cómputo tales como utilizar unidades de procesamiento gráfico (GPUs, por sus siglas en inglés) y arreglos de compuertas programables en campo (FPGAs, por sus siglas en inglés), tendencias utilizadas para incrementar el poder computacional y explotar el paralelismo inherente de estos dispositivos en aplicaciones que lo requieran. En particular, en esta tesis se desarrolló una arquitectura hardware de la MCLT para aplicaciones de distribución de clips de audio. Los resultados obtenidos después de utilizar un FPGA de última generación muestran que se alcanza un rendimiento de al menos 200 millones de muestras por segundo (MSPS, por sus siglas en inglés), que es la cantidad mínima para la aplicación donde se pretende integrar. Tomando ventaja de las características de diseño realizado para esta arquitectura, muestra la posibilidad de implementar el diseño en un software utilizando GPUs, siendo posible por la reducción de uso en memoria y en operaciones aritméticas.