Tesis "Aceleración en CPU- GPU de un Esquema de Cifrado Basado en Sobre Digital para Seguridad de Datos en la Nube"
Sustentante: Luis Fernando Guerrero Carrizales
Directores: Dr. Arturo Díaz Pérez, Dr. Miguel Morales Sandoval
Sinodales: Dr. José Juan García Hernández, Dr. Víctor Jesús Sosa Sosa
Resumen:
La alta disponibilidad de recursos de almacenamiento en la nube a bajo costo y las ventajas que ésta ofrece como lo son la flexibilidad y la fiabilidad ha motivado a que los propietarios de datos usen servidores externos para resguardar su información. Sin embargo, el uso de estos servidores trae consigo riesgos de seguridad de información, principalmente debido a que los datos son accesibles por el proveedor. Esto ha llevado a la creación de esquemas de seguridad que no solo sean efectivos para garantizar la seguridad de los datos que se almacenan y se acceden en un entorno de nube, sino que también realicen las operaciones de seguridad de forma eficiente para reducir el costo computacional asociado. En esta tesis se propone una estrategia para la paralelización de un esquema de seguridad informática basado en la técnica de sobre digital, esto a través del particionamiento de las tareas que conforman dicho esquema de seguridad para su ejecución en arquitecturas CPU-GPU. Dicho esquema de seguridad provee los servicios de confidencialidad y control de acceso a los datos, ideal para asegurar la información que reside en la nube. El esquema de seguridad en cuestión es DET-ABE, el cual usa el cifrador simétrico AES para garantizar la confidencialidad de los datos y el cifrador CP-ABE para proteger la llave de cifrado AES a través de una política de acceso, la cual sirve como mecanismo de control de acceso sobre ella. En la evaluación del esquema DET-ABE paralelo se realizaron seis experimentos, donde cada uno evalúa los tiempos de procesamiento, trabajo adicional o aceleración bajo diferentes condiciones. La aceleración que se obtiene en las distintas operaciones de DET-ABE (cifrar, descifrar, generar la llave de descifrado) varía dependiendo de la configuración de los parámetros de entrada del esquema. Los resultados indican que la propuesta de paralelización es eficiente, reduciendo los tiempos de procesamiento del esquema con una aceleración de hasta 4.5x con respecto al esquema secuencial.