Centro de Investigación y de Estudios Avanzados del IPN
Laboratorio de Tecnologías de Información

Ciudad Victoria, Tamaulipas

Arquitectura de Computadoras
Otoño 2008

Arturo Díaz Pérez
adiaz@cinvestav.mx
 


 
Objetivo

Descripción

Temario

Bibliografía

Evaluación

Lugar y Hora

Notas del curso

Lecturas

Evaluación Final

(solo acceso local)





Objetivo

  • Revisar la organización y arquitectura de los sistemas de cómputo modernos que permiten mejorar su rendimiento.


 

Descripción

Los avances en el rendimiento de los procesadores modernos son dramáticos. Aun cuando buena parte del rendimiento actual se debe a los avances en la tecnología de computadoras, esto mismo ha permitido que la arquitectura de los procesadores evolucione y se pueden ejecutar más y mejores funciones directamente sobre un procesador. La disponibilidad a bajo costo de los microprocesadores, hace que el estudio de la arquitectura de computadoras sea necesario para aquel interesado en conocer cómo explotar al máximo el rendimiento de los procesadores actuales. En el curso se revisa la organización de las computadoras modernas y sus diferentes componentes. Se revisa la arquitectura de los procesadores modernos, su conjunto de instrucciones y la jerarquía de memoria sobre la cuál éstos han sido diseñados.

Se revisan los aspectos más relevantes de la arquitectura de computadoras los cuales le permiten ofrecer mejores rendimientos. Después de revisar los aspectos para evaluar el rendimiento de un procesador, se revisan los avances en el diseño de conjuntos de instrucciones. Posteriormente, se revisa la organización de la jerarquía de memoria y los diferentes aspectos sobre la ejecución paralela de varias instrucciones.


Contenido

 

  • Introducción. Los microprocesadores de inicios del siglo XX1.
  • Organización y arquitectura de las computadoras modernas
  • La evolución y rendimiento de las computadoras
  • Conjuntos de instrucciones: características y funciones
  • Tipos de operandos y tipos de operaciones
  • Formatos y modos de direccionamiento
  • Ciclos de instrucciones
  • Ejecución pipeline
  • Conjuntos de instrucciones reducidos
  • Jerarquía de Memoria
  • Memoria caché
  • Organización de DRAM
  • Memoria principal
  • Paralelismo a nivel de instrucciones y procesadores superescalares
  • Revisión
  • Aspectos de diseño
  • Predicción de saltos
  • Ejecución fuera de orden

Bibliografía

 [Culler99] Culler, David E., Sing, Jaswinder Pal and Gupta, Anoop. Parallel Computer Architecture: A Hardware/Software Approach. Morgan Kauffmann Publishers. San Francisco, CA. 1996. ISBN 1-55860-343-3.

[Hennesy03] Hennesy, John L. and Patterson, David A. Computer Architecture: A Quantitative Approach: Third Edition. Morgan Kauffmann Publishers. San Francisco, CA. 2003. ISBN 1-55860-724-2.

[Hill2000] Hill, Mark D., Jouppi, Norman P. and Sohi, Furindar P Eds. Readings in Compuer Architecture. Morgan Kauffmann Publishers. San Francisco, CA. 2000. ISBN 1-55860-539-8.

[Morris2000] Morris Mano, M. and Kime, Charles R. Logic and Computer Design Fundamentals: Second Edition. Prentice Hall. New Jersey. ISBN 0-13-012468-0.

[Patterson05] Patterson, David A and Hennesy, John L. Computer Organization & Design: The Hardware/Software Interface: Third Edition. Morgan Kauffmann Publishers. San Francisco, CA. 2005. ISBN 1-55860-604-1.

[Stallings2000] Stallings, William. Computer Organization and Architecture: Fifth Edition. Prentice Hall. New Jersey. ISBN 0-13-081294-3.


Evaluación
 

Examen de Medio Término

15 %

Examen Final

15 %

Tareas

70 %


 



 

Lugar y Hora

  • Miércoles y Viernes de 16 a 18 Hrs.
  • Sala de Juntas 2 del Laboratorio de Tecnologías de información


Información adicional: adiaz@cinvestav.mx